

UC de MC (Ejercicio de examen de 2023)

Nos piden diseñar la unidad de control (UC) de una memoria cache (MC) que funciona con: **emplazamiento directo**, **escritura directa (write-through)**, y la política convencional en fallo de escritura (*fetch on write miss*) y se conecta con la memoria principal de datos (MD) a través de un bus semi-síncrono en el que MC es siempre el máster y MD siempre el Slave.

En los fallos se debe gestionar la transferencia de bloque necesaria y al terminar se vuelve a Inicio y se repetirá el acceso (que será un acierto).

Las entradas de la UC son:

- RE: El procesador quiere leer.
- WE: El procesador quiere escribir.
- Hit: la dirección indicada por el procesador está en MC.
- Last_word: indica que se está enviando/recibiendo la última palabra de un bloque.
- MD_wait: indica que la memoria no puede realizar la operación solicitada a través del bus en el ciclo actual.

Y las salidas son:

- Para el procesador:
 - Mem_ready: indica que la MC va a realizar la operación solicitada por el procesador en el ciclo actual. Si su valor es cero el procesador para hasta que sea 1.
- Para el bus:
 - Bus_RE: para indicar que es una transferencia de lectura en MD.
 - Bus_WE: para indicar que es una transferencia de escritura en MD.
 - Send_Addr: para enviar la dirección inicial.
 - Send_Data: para enviar un dato a través del bus
 - Frame: indica que se está realizando una transferencia de datos en el bus
- Para la MC:
 - MC_RE: lee una palabra de la MC.
 - MC_WE: escribe una palabra de MC.
 - Tags_WE: escribe la etiqueta de un nuevo bloque en la MC.
 - Select_Addr: para elegir si se envía la dirección de la palabra que solicita el procesador (cuando valga 0), o la dirección del bloque que solicita el procesador (cuando valga 1).
 - Count: se usa para incrementar la cuenta de las palabras enviadas/recibidas.
 - Reset_count: para empezar la cuenta de palabras desde cero.

Sincronización con el bus:

- Al comenzar una transferencia en primer lugar el máster enviará la dirección y el tipo de operación (lectura/escritura). En este ciclo Frame valdrá cero.
- A partir del ciclo siguiente, comienza la transferencia de datos y se enviarán/recibirán una palabra por ciclo a través del bus mientras Frame valga 1 siempre que el valor de MD_wait sea 0. Si MD_wait es 1, el máster deberá esperar manteniendo el dato en caso de escritura. Frame se mantendrá a 1 durante toda la transferencia de datos.

Para ayudarnos nos dan un esbozo de la máquina de estados y nos piden que rellenemos la tabla indicando qué condiciones dispara cada transición y qué señales hay que salidas de la UC hay que activar en cada caso.

También nos piden que calculemos los ciclos efectivos (ciclos medios de acceso a memoria). Para ello nos dan los siguientes datos: Los bloques tienen 4 palabras. La tasa de fallo es 10%. La mitad de los accesos son escrituras. En las transferencias de bloque MD_wait se activa de media 9 ciclos. En las transferencias de palabra MD_wait se activa de media 6 ciclos.


Indica los ciclos de penalización para escribir una palabra (CwW) y leer un bloque de MD (CrB). No tengas en cuenta los ciclos en el estado inicio, e indica por separado a qué transición pertenece cada ciclo. Por ejemplo, si para leer una palabra estuviésemos 1 ciclo en T3, 2 en T4, 1 en T5, 1 en T6 y 10 en T8 (es un ejemplo incorrecto), indicaríamos $CwW = 2(T4)+1(T5)+10(T8)$, sin incluir las transiciones del estado inicio.

CwW:

CrB:

Indica la fórmula de los ciclos efectivos Ce_{eff}:

Resultado Ce_{eff}:



Transición	Condición	Señales que se activan
T1	RE=0 And WE=0	Mem_ready
T2	RE=1 AND hit =1	
T3		
T4		
T5		
T6		
T7		
T8		
T9		